DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

007791368

Image available

WPI Acc No: 1989-056480/198908

Contact type image sensor for driving printer - has dynamic-static shift

resistor circuit using thin film transistor NoAbstract Dwg 19/51

Patent Assignee: RICOH KK (RICO); RICOM OYO DENSHI KENKYUS (RICO-N)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 1007559 A 19890111 JP 87308396 A 19871204 198908 B

Priority Applications (No Type Date): JP 8739843 A 19870223; JP 8730080 A 19870212; JP 87308396 A 19871204

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1007559 A 3

Title Terms: CONTACT; TYPE; IMAGE; SENSE; DRIVE; PRINT; DYNAMIC; STATIC;

SHIFT; RESISTOR; CIRCUIT; THIN; FILM; TRANSISTOR; NOABSTRACT

Derwent Class: U14; W02

International Patent Class (Additional): H01L-027/14; H04N-001/02;

H04N-005/33 File Segment: EPI DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

02709959

Image available

CONTACT TYPE IMAGE SENSOR

PUB. NO.:

01-007559 [JP 1007559 A]

PUBLISHED:

January 11, 1989 (19890111)

INVENTOR(s): KOBATA MITSUHIRO

INO MASUMITSU

OSADA TAKETO

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

RICOH RES INST OF GEN ELECTRON [488199] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

62-308396 [JP 87308396]

FILED:

December 04, 1987 (19871204)

INTL CLASS:

[4] H01L-027/14; H04N-001/028; H04N-005/335; H01L-027/12;

H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 44.6

(COMMUNICATION -- Television); 44.7 (COMMUNICATION --

Facsimile)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 750, Vol. 13, No. 181, Pg. 20, April

27, 1989 (19890427)

ABSTRACT

PURPOSE: To contrive reduction of the area of a driving circuit by a method wherein there exists electrical isolation between a plurality of photoelectric conversion elements formed into a line, a selector switch section for the elements, and a photoelectric conversion element driving circuit section, and all of them are installed on one and the same transparent substrate, and a driving circuit is constituted of a CMOS transistor.

CONSTITUTION: A line of photoelectric conversion elements, a selector switch section 4, and a photoelectric conversion element driving circuit section 3 are electrically isolated from each other, constructed on one and the same transparent substrate 1. The driving circuit section 3 is built of a CMOS transistor. In this way, a photodetecting section 2, a driving circuit section 3, a selector switch section 4, and connecting metal electrodes 5 are installed on and the same transparent substrate 1, which enables compacting a sensor unit.

19日本国特許庁(IP)

新 正

母公開特許公報(A)

昭64-7559

@Int_CI_4

識別記号

厅内整理番号

公公開 昭和64年(1989)1月11日

H 01 L 27/14 H 04 N 1/028 5/335

C-8122-5F 7334-5C

-8420-5C※審査請求 未請求 発明の数 1 (全19頁)

❷発明の名称

密着型イメージセンサ

创特 類 昭62-308396

23HH 願 昭62(1987)12月4日

優先権主張

②昭62(1987)2月12日母日本(JP)の特額 昭62-30080

❷昭62(1987)2月23日9日本(JP)旬特顯 昭62-39843

砂発 明 者

穃 **光**.

宮城県柴田郡柴田町大字中名牛字神明堂3-1

用電子研究所株式会社内

砂発 明 者 益 充 東京都大田区中馬込1-3-6 株式会社リコー内

仓発 明 者 長 (11) 籏 人 東京都大田区中馬込1-3-6 株式会社リコー内

配出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番6号

犯出 願 リコー応用電子研究所 宮城県柴田郡柴田町大字中名生字神明堂3-1

株式会社

郊代 理 人

弁理士 高野 明诉

最終頁に続く

1. 発明の名称

密着型イメージセンサ

2. 特許額求の範囲

(1)、列状に形成された複数の光電変換素子と、 該光電変換湯子に対応する選択スイッチと、シフ トレジスタを有する光電変換漢子驅動回路とが絶 緑性を有すると共に透明な同一基板上に形成され、 前記駆動国路がCMOSトランジスタで構成され ていることを特徴とする密差型イメージセンサ、 (2)、前記駆動回路がダイナミック・シフト・レ ジスタで構成されており、一方が他方に対して論 理が逆になる2つのクロックを用いるCMOSィ ンパータにて構成されていることを特徴とする特 許請求の範囲第(1)項に記載の海着型イメージセ ンサ.

- (3)、前記CMOSインパータが展型に配置され ていることを特徴とする特許請求の範囲第(2)項 に記載の由港型イメージセンサ。
- (4)、前記駆動回路がスタテック・シフト・シジ

スタで構成されており、該駆動国路は転送型CM OSインパータを有することを特徴とする特許證 求の範囲第(1)項に記載の密着型イメージセンサ。 (5)、辞記駆動団路がクロックドCMOSインパ ータを有することを特徴とする特許請求の範囲第 (4)項に記載の密着型イメージセンサ。

- (6)、前記駆動回路が転送型CMOSインパータ とクロックドCMOSインパータを有することを 特徴とする特許請求の範囲第(4)項に配収の宏治 型イメージセンサ、
- (7)、前記選明な同一基板上に更にノイズ放去国 路を形成し、波ノイズ除去回路が弾腹トランジス タのソース電視とゲート電視をショートさせたダ イオードから成るものであることを特徴とする特 許請求の範囲第(1)項に記載の密着型イメージセ ンサ.

3.発明の詳細な説明

技術分野

本発明は、密着型イメージセンサ、より詳細に は、等倍センサの慰動回路に関し、ファクシミリ

プリンタ、液晶プリンタ等の駆動回席、或いは、 液晶ディスプレイ、ELディスプレイ等の駆動回 路等に応用可能なものである。

従来技術

密希型イメージセンサは、ファクシミリプリン タ、被品プリンタ等の国像入力装置として使用さ れるものであるが、従来、その小型化について種 々の逆案がなされている(例えば、電子情報通信 学会、論文誌、ED86-19、『光走資型由港 イメージセンサ」、沖電気工業株式会社、基礎技 将研究所、山田、髙橋、坂井、安孫子、二瓶;又 は、CPM83-42「a-Si: H頭高速A。-16ドットノ無街ガイメージセンサ」、東芝雄合 研究所、提倡回路開発部、芳嘉、鈴木、須田、高 山、中井、森、溝川)。しかし、上記従来の密着 型イメージセンサは、爻光部(光覚炎機部)と駆動 部(IC部)が別体にて構成されているため、IC 部と光電変換薬子部を接続する必要があるため、 結絡長が長くなり、そのため、結絡の切断等によ り歩信りが悪く、また、これがノイズの発生の原

らなくても、データが保持されるため、クロック 関放数に影響されず安定な動作が得られる。 しか し、その反面、回路が複雑となり、トランジスタ 数も増え、これは、センサの小型化、集積化、参 留り向上の要求に反する。

上述のように、スタテック・シフト・レジスタ はクロック周波数に左右されず、安定な動作が得 られるが、日路が複雑になり使用するトランジス タ数も多い。これに対して、ダイナミック・シフ ト・レジスタは少数のトランジスタで得成できる という利点がある。

月 的

発明は、等倍型光センサの駆動回路にTPT (球膜トランジスタ)を用いたダイナミック。スタテック・シフト・レジスタ回路を採用し、センサ 駆動回路の小面積化、銀積化および、動作の安定 化を関ることを目的としてなされたものである。

供 成

本発明は、上記目的を達成するために、列状に 形成された複数の光電変換湯子と、該光電変換湯 因となり、更には、センサ全体の面積を大きくし、 十分な小型化を図ることができない等の欠点があった。

第50回は、従来のスタテック・シフト・レジスタの回路圏、第51回は、その動作説明をするための動理資路圏で、このスタテック・シフト・レジスタは、図示のように、帰還用のインパータが付いており、クロック(データ・シフト用)が入

子に対応する選択スイッチと、シフトレジスタを 有する光電変換素子駆動回路とが結線性を有する と共に透明な同一基板上に形成され、前配駆動回 路がCMOSトランジスタで構成されていること を特徴としたものである。以下、本発明の実施例 に基いて説明する。

第1個は、本発明による等格センサユニットの一例を示す要都構成関で、図中、1は透明結構基板、2は受光部、3は駆動回路部、4は選択スイッチ部、5は接続用金属電板である。

第2回は、第1回に示した受鬼部2の所面図で、図中、21は石英基板、22は保護版(SiO₂, Si₂N₂)、23は結構版(SiO₃, Si₂N₂又は a-Si:H)、24は金属電板(Cr)、25は半導体膜(a-Si:H)、26は半導体膜(a-Si:OH)、27は透明電板(IT₂)で、保護版(SiO₂, Si₂N₂)22は、製設温度:250で~350で、PCVD法、反応ガス:SiH₂+NH₃+H₂、SiN₂+O₂にて、0.5mm~1.5 mmの原厚に形成される。給量限

(SiO,, Si,N,Xta-Si:H)23tt. 反応ガス: SiH.+O.、SiH.+NH.+H.、 SiH.全ガス波量にて0.5 mm~1.5 mmの 膜厚に形成される。金属電極(Cr)24は、製腹 温度: 宝温~150℃、スパッタ製造にて0.1 д m ~ 0.2 д m の 膜 厚 に 形成 される。 半導体 膜(a-Si:H)25は、製製造皮:250~ 350℃、反応ガス:SiH。+H。、PCVD法、 全ガス流量300socmにて0.5pm~1.0 дmの膜耳に形成される。半導体膜(aーSi: O:H)26は、製膜温度:250~350℃、 反応ガス:SiH.+O.+H.、PCVD法、全 ガス流量300 s c c m にて0.5 m m ~ 1.0 μmの膜厚に形成される。また透明電極(ITO) 27は、電子ピーム加熱透着によって約1000 人の護摩に形成される。

第3因は、第1因に示した駆動回路部3の斯面 図であるが、該駆動回路部3はCMOS(相補型 MOS)インパータで構成されており、図中、 31は石英基板、32はP^{*}型拡散層(ポロンドー

気圧にて1300人の腹厚に形成される。ゲート 電極37は減圧CVD法により、反応ガス: SiH。(100%)+H。、製膜温度:600~ 700℃、製膜圧力:0.05~10T。rrにて 3500人の膜厚に形成される。また、金属電極 段38は、スパッタ法により、Ar雰囲気ガス内 にてターゲットAsとし、製膜圧力:0.05~ 1.0T。rrにて約0.6gmの膜厚に形成される。

第4図は、第1図に示した駆動回路3に用いる
ダイナミック・シフト・レジスタの一例を説明す
るための電気回路図、第5図は、論理回路タイミスク・シスタのは、ための路内をするための駆動タイミングチャートで、試ダイナミック・シフト・レバータは、CMOSインバータのうち、(a)が作り、しているののは、1000円の関連では、100円の場合、クロックに影響されないイクのは、100円の場合、クロックに影響されないイクにありで、(b)がはクロックに影響されないイクに、100円の場合、クロックに影響されないイクに

プの多結局Si)、33はm*型拡股層(リンドー プの多結晶Si)、34は活性別(多結晶Si)、 35は滑間柏緑膜(SiO,又はSi,N.)、36 はゲート酸化数(SIOz)、37はゲート電板(多 結品(Si)、38は金属電板、39は保護膜 (SiO,又はSi,N,)で、拡散別32,33は イオン注入法により、イオン種 P*(n型)、B* (P型)、注入エネルギー:20~80KgV、ド - ブ量: 3 . 0 × 1 0 * * / m * にて形成される。 話性別34は減圧CVD法により、反応ガス: SiH.(100%)+H.、製膜温度:600~ 700℃、製政圧力:0.05~10丁。アアにて 1500人の殿序に形成される。 好聞絶益討35 及び保護房39は被圧CVD法により、反応ガス: $SiH_{\bullet}+O_{\bullet}/N_{\bullet}=100~300SCCM/$ 50SCCM、製製温度:350~450℃、影 膜圧力: 0.05~10T。アドにて約1.0μm の膜界に形成される。ゲート絶縁膜36は、熱酸 化法により、反応ガス:0.、製製温度:900 で~1100で、製膜圧力: 0.01で。アア~大

第6回のタイムチャートにおいて、まず、時間 T,で、センサ競み出し開始信号を"IN"に入力する。この時点で、クロックチェ"H"であるから、ピット1及び3のCMOSインバータが動作するため、入力信号はB,に出力される。次に、時間T,では、クロックチェ"H"となり、ピット1及び3が非動作、ピット2が動作となり、B,に競み出し信号が現われる。時間T,では、時間T,と関係な動作状況となり、B,に疑み出し信

特開昭64~7559 (4)

号が現われる。この動作が、全ピットにわたって 行われ、センサ読み出し信号を発生させる。

面して、上記ダイナミック・シフト・レジスタは、2つの特徴を有し、その1つは、第6図のタイミングチャートに示すように、シフトレジスタから出た出力B。、B。がお互いにノイズ(スパイク性)をキャンセルするような被形である。例えば、B。の立ち下がりのタイミングT。は、B。の立ち上がりタイミングT。と関のアナログスイッチ部で超こり得るスパイク性のノイズをキャンセルすることが可えることがある。これはB。についても同じことが含える。

第7図は、上記ダイナミック・シフト・レジス タの他の特徴を設明するための間で、舞踊は、M S S (Metal — Semiconducutor — Semiconducutor) センサ・アナログスイッチのタイミングチャート

ないように、アナログスイッチの出力被影の動作 状態(電波が流れる)の時間を、従来では制御信号、 クロックの1/2両期であるところを1両期分類 作させることができ、これによって上記機能費を 除去することができるようにしている。

従って、本発明によれば、

センサユニットのコンパクト化が可能である。 (センサユニットサイズが小さくできる) 接続均子数が軽減されるためセンサユニット としての少句りを向上させることができる。 センサユニットの作製工程数の低減が実現で き、コストを安価にできる。

等の利点がある。

第8回は、第4回乃至第7回に示したダイナミック・シフト・レジスタをTFTにより構成したレイアウトを示す図で、回中、40にて示すように矢印で示した領域は活性層、41にて示すように出えにて示した領域はメタル部、42にて示すように区部分はポリシリコン領域で、43にて示すように区部分はコンタクト領域で、

を示す因で、(a)因はMSSセンサの出力電流波 形を示す四、(b)因はPチャンネルトランジスタ (アナログスイッチ)の出力電流波形を示す間、 (o)囲はPチャンネルトランジスタ(アナログ ス イッチ)の入力電圧波形を示す関で、MSS型の フォトダイオードセンサにおいて、夢稚型の蔵み 取り方式では、出力波形は充電型の出力波形とな る。例えば、第7回に示すように、センサ出力は アナログスイッチの入出力被形に対して、第7 図(a)に示す波形となる。この時、この信号を Signal信号とNoise信号とに読み分けて信号の 2 仮化もしくはセンサとして耐調性をもたせるた めに分割を行なう。この時、もじセンサ出力の尾 引き部、bの部分がアナログスイッチの入力、出 力波形より長いと出力を充分に読み取らないます。 つまり充分に放電しないまま、電荷をセンサ内の コンデンサに非接してしまうことになる。この状 誰では次にこのセンサを読み取る場合、浸電荷が あるため正確な信号が出力されないことになる。

両して、本発明では、このようなことが起こら

図の下部がクロック問題形のCMOSインパータの部分、上部がCMOSインパータとなっている。

このダイナミック・シフト・レジスタは、第5 図及び第6回に関して説明したように、クロック ♦で動作するピットとクロック♦で動作するピッ トが交互に並べられている。ここではピット1と 3がクロック↑で動作し、ピット2がクロック↑ で動作し、各ピットの出力 Bz. Bz. Byは、セ ンサ競み出し信号となる。まず、時間で。でセン サ設み出し開始の信号を入力する。この時間で、 クロックチ= "H" であるから、ビット1と3の CMOSインパータが動作し、入力信号はB、に 出力される。次に、時間Toでは、クロック・コ "H"となり、ピット1と3が非順作、ピット2 が動作となり、8。に読み出し信号が現われる。 時間す。では、時間す。と同様な動作状況となり、 B」に読み出し信号が見われる。この動作が全ピ ットにわたって行なわれ、センサ説み出し信号を 発生させる。

第9回は、フォトセンサ部所面回で、第2回の 場合と同様、21は石英基板、22は保護機、 23は絶縁膜、24は金属電極、25は半導体膜、 26は保護膜、27は透明電極で、同回は、ダイナミック・シフト・レジスタで駆動するフォトセンサの構造図を示し、図示のように、試フォトセンサは透明電極27と金属電極24との両に半導体膜25をはさんだサンドイッチ型のセンサである。

第10 図は、上記フォトセンサ部を駆動するダイナミック・シフト・レジスタの構造図で、第10 図(b)は断面構成図で、図中、51は石英基板、52 はP, N核 放居、53 は房間絶縁数(SiO₂)、54 は話性房(Poly Si)、55 はゲート最低(Poly Si)、57。はドレイン電極、57。はソース電極、58 は拡散別とメタルとのコンタクト領域を示しており、このようにして、TFTがフォトセンサと同一の基板上に形成されている。

シフト・レジスタも同じであるため、集積化を図るためには、ダイナミック・シフト・レジスタを使用した方が有利である。従って、センサ駆動回路を構成するTFT殻を減すことにより集積化が可能となり、また、1ビット当りの駆動回路の面積減少により、センサ額が小さくできるため、減取り糖度が向上する。

第13回は、ダイナミック・シフト・レジスタの基本となるTPTCMOS (相補型金属一酸化物一半導体) インパータの構造図で、第13図(b)は断面構造図で、第13図(c)は所面構造図で、第13図(c)は所面構造図で、図中、1はPチャンネルMOS部、BはMFキャンネルMOS部、61は石英基板、62、はP+拡散別、63は別間絶縁膜、64はピート酸化が脱、66はピートの出版とメタルとのコンタクト領域を示しており、このようにして、アアーCMOSインパータ回路がフォトセンサと同一の基板上に形成されている。

このダイナミック・シフト・レジスタは、第4

第11回及び第12回は、それぞれセンサ部と センサ駆動回路部を含めたセンサ1ピット分の回 路四で、関中、MSSがMSSセンサー、ASが アナログスイッチ、DSRがダイナミック・シフト・レジスタで、ダイナミック・シフト・レジス タの出力は、CMOSインパータ2段を通してア ナログスイッチを動作させ、これによって、セン サ 部から信号の読み出しを行なうが、その回路 としては、回示のように2週りの方法が考えられる。

このように、ダイナミック・シフト・レジスタ を用いてセンサ駆動日路を構成することができるが、第4 関に示したダイナミック・シフト・レジスタの日路構成から明らかなように、1 ピット ランジスタの日路構成から明らかなように、1 ピット サミック・シフト・レジスタでは10 優必要であるが、その動作、スタテック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタもスク・シフト・レジスタ

図に示したように、CMOSインパータ 2 段により1 ピットを構成しており、2 つのCMOSインパータのうち、(a) は2 相クロックにより動作するクロック同類型 (クロックのHレベル、Lレベルにより、動作・非動作を繰り返す)、(b) はクロックにかかわらず、常時、動作状態となっている。 図示の場合、クロック (三日) で動作するピットとなっている。

特開昭64-7559(8)

であるが、両因から明らかなように、第14回に 示した模型のダイナミック・シフト・レジスタに 比して第15回に示した模型のダイナミック・シ フト・レジスタの方が集積化を図ることができる。

このダイナミック・シフト・レジスタの動作は 検型、緩型とも同じで、試シフトレジスタは第5 関及び第6関にて説明したように動作する。

前述のように、ライン型イメージセンサのセン サ出力を特系列のパルス列として出力させるセン サ駆動回路として、通常、シフトレジスタが用い られる。以上は、このシフトレジスタとしてダイ ナミック・シフト・レジスタを用いる例について 説明したが、前述のようにスタテック・シフト・ レジスタは、クロック再波数に左右されず、安定 な動作が得られる料点がある。

第16段及び第17回は、第1別に示した駆動 国第部3としてスタティック・シフト・レジスタ を用いた場合の国路構成の一例を説明するための 圏で、第16回は、シフトレジスタ論理国路関、 第17回は、シフトレジスタ回路関で、関中、

第18回は、上記シフトレジスタの動作説明を するためのタイムチャートで、まず、時間 T₂(+ が月igh状型のとき)でセンサ鏡み出し関始の 信号を入力する。この時点でクロック≠=High であるからピット1と3のCMOSインパータが 動作する。そのため入力信号はA,に出力される。 次に時間T₃(∮がLow状態のとき) ではクロッ ク→=Highとなり、ピット1と3が非動作。 ピット2が動作となりA。にセンサ読み出し信号 が現われる。しかし、そのときピット1と3のク ロックドゲートCMOSインパータⅠ。部の帰還 用スイッチングインパータ がON状態であるた めピット1センサ飲み出し信号は、帰還ループ により保持され、安定する。次に、時間で。(≠= High状態のとき〉では、時間で、と同様な動作 状況になりA。にセンサ読み出し信号が現われる。 しかし、そのときもピット2のクロックドゲート CMOSインパータla部の帰還用スイッチング インパータがON状態であるためピット2のセン サ読み出し信号は帰還ループにより保持され、安

I, I, はトランスミッション(転送型)ゲートCMOSインパータ部で、す, すは駆動信号(クロック信号)、A、A、A、A、A、はセンサ線み出し信号である。

以下に、上記スタティック・シフト・レジスタの動作に関し、第16回に示した3ピット分のシフトレジスタ論返回路を使用して説明する。

スタティック・シフト・レジスタは、クロック・サで出力信号が初めて出てくるピットと、クロック・で出力が初めて出てくるピットを互にクック・で出力が初めてはピット1と3がクロックはである。ここでがよりにより、名のはセンサ級み出し信号となりの出力信号が出なる。各ピットの出力を引きないが一タは、イッチンとのインパータン。これによりクロック入力からの入力データがない数値が安定する。

定する。この動作が全ピットにわたって行われ、 センサ読み出し信号を発生させる。

第19回は、上記スタテック・シフト・レジスタを用いた等倍型光センサの回路回で、電中、1 はシフトレジスタ部、Iは受光部、回はアナログスイッチ(PobTr)である。

第20回は、上記シフトレジスタ目的の一例を 説明するためのレイアウト図で、同中、『、及び 『。はトランスミッションゲートCMOSインパ ータで、斜線領域はポリシリコン部。矢印領域は メタル部、黒丸領域は活性対部。又都領域はコン タクトホール部である。

第21 國乃び第22 國は、それぞれ他の実施例を説明するための國で、國中、第16 國乃至第18 國に示した実施例の場合と同様の作用をする部分には、第16 國乃至第18 國の場合と阿一の參照希子を付し、その詳細な説明は省略する。

第50回及び第51回に示した従来の(スタティック・シフト・レジスタ)は、前述のように、トランジスタを10個使用しているが、本実施によ

ると、第17回,第21回,及び第22回から明 らかなように、8個のトランジスタでよい。

従って、この実施例によると、従来技術においては、1ビット当り10個のトランジスタで済ませることができ、これにより駆動回路の集積化を囲ることができ、等倍型光センサユニットのコンパクト化を図ることができる。 調時に、製品の歩筒 の動作の安定化を図ることができる。

第23図及び第24図は、スタティック・シフト・レジスタ回路の他の何を説明するための図で、第23図は、シフトレジスタ論理回路図、第24図は、シフトレジスタ回路図で、図中、I、~1。はインパータ部で、サ、ずは駆動信号(クロック信号)、A、A、A、A、A、はセンザ読み出し信号である。

以下に、上記スタティック・シフト・レジスタの動作に関し、第23関に示した3ピット分のシフトレジスタ論選回路を使用して説明する。

パータが動作する。そのため入力信号はAュに出 力される。次に時間T。(∮がLow状態のとき) ではクロック # = Hiihとなりビット1と3が 非動作。ピット2が動作となりA。にセンサ読み 出し信号が現われる。しかし、そのときビット1 と3の1。部の帰還用スイッチングインパータが ON状態であるためピット1センサ読み出し信号 は、帰還ループにより保持され、安定する。次に、 時間T。(デニHigh状態のとき)では、時間T。 と阿閦な動作状況になりA。にセンサ餃み出し個 身が現われる。しかし、そのときもピット2の la部の帰還用スイッチングインパータがON状 機であるためピット2のセンサ読み出し信号は帰 選ループにより保持され、安定する。この動作が 全ピットにわたって行われ、センサ説み出し信号 を発生させる。

第26 図は、等倍型光センサの一例を説明する ための回路図で、図中、1 はシフトレジスタ部。 I は受光部、II はアナログスイッチ(Pah Tr) である。

第25回は、上記シフトレジスタの動作説明をするためのタイムチャートで、まず、時間下、(≠がHigh状態のとき)でセンサ読み出し脚始の信号を入力する。この時点でクロック≠= Highであるからピット1と3のCMOSイン

第27回は、前記シフトレジスタ目路の一例を 説明するためのレイアウト回で、図中、斜線領域 はポリシリコン部。矢印領域はメタル部、風鬼領域は活性別部、区部領域はコンタクトホール部で ある。

すなわち、この実施例は、第23回に示したシフトレジスタ回路において、1。部と1。部のインパータの駆動信号が同一であることに着目して、この2つのクロックドゲートインバータをできるかぎり近づけることにより、駆動信号ラインが単純になるようにレイアウトされている。

従って、この実施例によると、等倍型光センサ ユニットのコンパクト化を図ることができ、同時 に、製品の歩信りを向上させ、コストを低度化し、 更には、駆動回路の動作の安定化、駆動信号ライ ンの入力キャパシタンスの低下等を図ることがで きる。

第28回及び第29回は、スタティック・シフト・レジスタ回路の他の例を説明するための図で、図中、1はトランスミッション(転送型)ゲートC

 $MOSAンパータ部、 MはクロックッドゲートC MOSAンパータ部で、 <math>\phi$ 、 ϕ は駆動信号(クロック信号)、 A 、 A 、 A 、 A 、 A 、 A はセンサ波み出し信号である。

以下に、上記スタティック・シフト・レジスタの動作に関し、第28명に示した3ピット分のシフトレジスタ論理回路を使用して説明する。

スタティック・シフト・レジスタは、クロック・サで出力信号が初めて出てくるピットと、クロック・で出力が初めて出てくるピットが交互にカクロック・で初めて出せ、トーとのカクロックがある。各ピットの出力を行うため、日郎のクロックドゲートのスイッチとして使用してある。よりでカクロックドゲートのスカータがないまでも、そのため、サータを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、そのためは、クロックを保持することができ、クロックを保持することができ、クロックを保持することができ、クロックを保持することができ、クロックを保持することができ、クロックを保持することができ、クロックを保持することができ、クロックを保持することがあります。

ンサ競み出し信号は帰還ループにより保持され、 安定する。この動作が全ピットにわたって行われ、 センサ錠み出し信号を発生させる。

第31関は、本実旗例により形成された等倍型 光センサの国路図で、図中、軍はシフトレジスタ 部、軍は受光部、Vはアナログスイッチ(Poh Tr)である。

第32因は、上記シフトレジスタ部の例を説明するためのレイアウト図で、週中、1はトランスミッションゲートCMOSインパータ、日はクロックドゲートCMOSインパータ。VIはCMOSインパータで、斜線領域はポリシリコン部。矢印領域はメタル部、風鬼領域は話性層部。区部領域はコンタクトホール部である。

第33因为至535因及び第36因为至第38 酸は、それぞれ本発明の他の実施例を説明するための因で、第33因及び第36頃はシフトレジス タの論理回路回、第34因及び第37回はシフト レジスタ回路回、第35回及び第38時はタイミ ングチャートで、回中、第28因为至第30回に 定する。

第30回は、上記シフトレジスタの動作説明 をするためのタイムチャートで、まず、時間で、 (* がHigb状態のとき)でセンサ読み出し誰 始の信号を入力する。この時点でクロック∮= Highであるからピット1と3のCMOSイン パータが動作する。そのため入力信号はAaに出 力される。次に時間で。(*がLow状態のとき) ではクロック in Highとなりピット1と3が 非動作、ビット2が動作となりA。にセンサ設み 出し貸号が残われる。しかし、そのときビット1 と3のクロックドゲートCMOSインパータⅡ部 の帰還用スイッチングインパータがON状態であ るためピット1センサ競み出し信号は、帰還ルー プにより保持され、安定する。次に、時間で、(* =High状態のとき)では、時間Tiと同様な動 作状況になりA。にセンサ競み出し信号が現われ る。しかし、そのときもピット2のクロックドゲ ・一トCMOSインパータョ都の帰還用スイッチン グインパータがON状態であるためピット2のセ

示した実施例の場合と関機の作用をする部分には、 第28関乃至第30関の場合と同一の参照番号が 付してある。

面して、この実施例によると、従来技術においては、1ピット当り10個のトラングスタを使用していたものを8個のトランジスタで済ませることができ、これにより職動回路の集積化を図ることができ、等倍型先センサユニットのコンパクト化を図ることができる。同時に、夏品の参回路の全化を図ることができる。

前述のように、従来、密考型イメージセンサは、 その構成部品である光電変換選子部のみを結款基 板上に形成し、その他の構成部品は、外付けのI Cなどで構成している。そのため、光電変換選子 部と他の構成部品間の配線が長くなり、ノイズが 発生しやすかった。そのため、スイッチング選子 や走査信号発生回路をSOI構造(Silicon on In sulater)の確認トラングスタで光電変換選子と同 一基板上に作成することが発表されている。

第39回及び第40回は、上述のごとき辞説 トランジスタの一例を説明するための構成図 で、第39回は新面構成図、第40回は平面機 成因で、図中、81は石英基板。82はP.N 放放房, 83 比層閱語款膜(SiO,), 84 は 活性層(poly-si). 85はゲート酸化酶 (SiO₂), 86はゲート電極(poly-si), 87はメタル、88,はソース電板, 88,はドレ イン常復,89はコンタクト部で、閏示のように、 絶縁基板上(石英)81にpoly-siの活性層 84を形成し、ソースおよびドレイン電極部に水 ウ溝をドービングし、チャンネル部にリンをドー プする。さらに、チャンネル部の上部に酸化酸 (SiOz)を形成し、さらにPoly-Siを形 成する。これによって、SOI構造の稼鯨MOS 型のトランジスタが形成される。ごれによって、 光電要換消子と同一基板上に、トランジスタを作 成することができる。

本実施例は、上述のごとき薄膜トランジスタを 改等してノイズ缺去回路を構成し、該ノイズ除去

イオードDを接続したもので、その入出力特性は(b)図に示すようなものであり、その入力波形を(c)図とすると、その出力波形は飼図(d)のように扱幅を制限された波形となる。

ここで、センサー出力被形のノイズを考えると、 主なノイズはスイッチング時に発生するスパイク ノイズによる影響が最も大きく、これを散去すれ ばよい。すなわち、第43因において、(a)はク ロックパルス,(b)は出力信号被形であるが、こ の第43回(b)に示したスパイク機音Nを輸去す ればよい。なお、第44回には、本実施例による ノイズ除去回路を付加した時の出力信号被形を示 す。

このようにすると、さらに、各センサーのパラ ツキによる最大振幅のパラツキを一定にすること ができるため、センサーの重要な特性のひとつで ある白波形平迅度(光電変換素子(センサー)すべ てに光を照射した時のセンサー出力のパラツキ) を向上させることができる。

なお、上記以外に、例えば、ノイズ除去用のダ

回路をも前述のごときSOI構造の部膜トランジ スタで構成したものである。

第40回において、芽膜トランジスタのソース 電価とゲート電価を接続すると、この芽膜トラン ジスタは、ダイオードとして動作する。これは、 ソース電極とゲート電紙を接続することによって、 MOS型トランジスタとしては動作しないけれど も、チャンネル部とドレイン部のP-N接合によって等価的なダイオードとして動作する。

第41層は、本実施例によるノイズ除去回路を 具備した密着型イメージセンサの一例を示す図で、 図中、91はノイズ除去回路(リミッタ)。92は 走査回路。93はセンサ部で、本実施例において は、ノイズ除去回路91を前述のようにして構成 したダイオードDを用いて受光部と同一の絶欲基 板上に構成している。

第42図(a)~(d)は、第41図に示したノイズ除去回路(リミッタ回路)の詳細を説明するための図で、(a)図はノイズ除去回路で、このノイズ除去回路は、西示のように、入力波形に並列にダ

イオードを複数個使用し、それぞれのダイオード に流れる電流を低減させて、ノイズに対する広答 を述くするようにしてもよい。

第45因乃至第47回は、他の突迫例を説明す るための図で、第45団は、ノイズ除去回路91 を有する密港型イメージセンサの回路図、第46 図(a)~(d)は、第45 圏に示したノイズ除去自 路の詳細を説明するための因で、(a)団はノイズ 赴去回路,(b)団はノイズ除去回路の入出力特性 四,(c)四は入力波形図,(d)因は出力波形図。 また第47図において、(a) 退はクロックパルス。 (b)関はノイズ除去回路未使用時の暗出方信号。 (c)国は使用時の暗由力信号で、この実施例は、 ノイズ除去用のダイオードを逆方向に接続し、あ る波形以下を除去するようにしたものである。こ れを利用すれば、センサーの暗出力時(光電変換 弟子(センサー)に光を照射しない時のセンサーの 出力信号。通常は、このレベルを基準にして、 S/N比を表しているため、この出力信号にバラ ツキがあると、S/N比が悪化してしまう。)の

出力レベルを一定することができるため、ノイズ が減少し、S/N比が向上する。

第48因及び第49因は、他の実施例を説明するための関で、第48因は、ノイズ除去目略、第49因(a)は、第48因に示したリミッタ(ノイズ除去)回路91を示す因。(b)因は第49因(a)に示したリミッタ目路の入出力特性層。(c)因は入力被形。(d)因は出力被形で、この実施例はダイオードを信号出力値に2組接続し、ノイズ除去。時出力のパランキの向上。自波形平坦度の向上をはかり、これにより、S/N比を向上させるようにしたものである。

従って、上記実施例によると、ノイズ回路を買一プロセスで作成することができる。ノイズ協会のための特別のICが不必要なため、コンパクト化がはかれる。併与級領のバランギをなくすことができるため、白波形平坦度を向上させることができ、安定した出力がとり出せる。密着型イメージセンサにおいて、ノイズ協会国路を稼്調トランジスタで作成することにより、先電変換部と到一

き、コストを安値にできる。 等の利点がある。

4. 四面の簡単な説明

第1囲は、本発明による等倍センサユニットの 一例を示す要部構成因、第2回は、第1回に示し た受光部2の所谓医、第3図は、第1図に示した 駆動国路部3の斯面図、第4図は、第1回に示し た職動包路3に用いるダイナミック・シフト・レ ジスタの一例を設明するための電気目略図、第5 囲は、論理回路器、第6回は、その動作説明をす るための聖動タイミングチャート、毎7回は、ダ イナミック・シフト・レジスタの特徴を説明する ためのほ、第8回は、第4回乃至第7回に示した ダイナミック・シフト・レジスタをTFTにより 構成したレイアウトを示す図、第9因は、フォト センサ部斯西因、第10囲は、ダイナミック・シ フト・レジスタの構造団、第11回及び第12回 は、それぞれセンサ部とセンサ駆動国第部を含め たセンサ1ピット分の日路回、第18回は、ダイ ナミック・シフト・レジスタの基本となるTPT

総録基板上に構成することができる。ノイズ改去 回路を得照トランジスタ構造とすることによって、 特別のプロセスを必要とせず、作製できる。スイ ッチング選子や、走並信号発生回路で使用される 群談トランジスタと同一の構造とすることにより、 ノイズを効率よく除去できる。センサー出力を一 定の製幅におさえることにより、ノイズを除去で きる。センサー出力を一定の製幅におさえること により、センサーの白波形平坦度を向上させることができる。

等の利点がある。

效果

以上の説明から明らかなように、本発明によると、

- (イ)、センサユニットのコンパクト化が可能である。
- (ロ)、接線帽子数が減少されるため、センサユニットとしての歩笛りを向上させることができる。
- (ハ)、センサユニットの作製工程の低減を実現で

CMOS(相補型金属-酸化物-半導体)インパー タの構造器、第14四及び第15回は、ダイナミ ック・シフト・レジスタをTFTにより構成した 場合のレイアウトを示す國、第16周及び第17 関は、スタテック・シフト・レジスタの倫理回路 関、第17関は、その腎臓関、第18関は、上記 ンフトレジスタの動作説明をするためのタイムチ ャート、第19四は、上記スタテック・シフト・ レジスタを用いた光センテの月幕団、第20回は、 上記シフトレジスタ国路の一例を説明するための レイアウト四、第21回及び第22回は、それぞ れ他の実施例を説明するためのほ、第23回及び 第24四は、スタテック・シフト・レジスタ日路 の他の例を説明するための図、第25回は、上記 シフトレジスタの動作説明をするためのタイムチ ャート、第26関は、等倍型光センサの一角を設 切するための回路器、第27回は、放記シフトレ ジスタ貿路の一例を説明するためのレイアウト図、 第28因及び第29因は、スタテック・シフト・ レジスタ国路の体の例を説明するための国、第

特開昭64-7559 (11)


30図は、上記シフトレジスタの動作説明をする ためのタイムチャート、第31回は、本実施例に より形成された等倍型光センサの回路図、第32 図は、上記シフトレジスタ部の一例を説明するた めのレイアウト図、第33週及び第36回出ショ トレジスタの論理国路図、第34回及び第37回 はシフトレジスタ回路、第35回及び第38回は タイミングチャート、第39回及び第40回は、 本発明が適用される穿護トランジスタの一例を設 明すめための斯面図、第41回は、本発明による ノイズ放去回路を具備した密着型イメージセンサ の一例を説明するための電気回路図、第42図 (a)は、第41個に示したノイズ除去回路(jjミ ッタ)の一例を示す電気回路関、第42図(b)~ (d)は、それぞれ(a)図の回路の入出力特性図。 入力波形図、出力波形図、第43図は、ノイズ除 去国路未使用時の出力波形を示す國、第44國は、 ノイズ敵去国路使用後の出力被形を示す図、第4 5 図乃至第4 7 図は、他の実施例を説明するため の電気回路因及び波形関、第48回及び第49回

は、更に他の実施例を説明するための徴気回路回及び被形図で、第50回は、従来のスタテック・ ンフト・レジスタの回路図、第51回は、その動作説明をするための論理回路図である。


1 … 透明艳绿蓝板、2 … 受光部、3 … 驱肠回路部、 4…選択スイッチ部、5…接続用金属電攝、21 …石英基板、22…保護膜、23…絶縁膜、24 "一金属電腦、25一半導体膜、28一半導体膜、 27…透明電框、31…石英基板、32…P+型 拡散層、33mn*型拡散層、34m活性層、 35…財闘絶縁膜、36…ゲート酸化膜、37… ゲート電極、38一金属電頻、38一保護膜、 4.0…話性財、4.1…メタル部、4.2…ポリシリ コン領域、43…コンタクト領域、51…石英基 板、52-P, N拡散層、53---週間絶縁膜、 54…話性層、55…ゲート酸化膜、56…ゲー ト世様、5.7.…ドレイン増極、5.7.…ソース単 種、58…拡散層、61…石英基板、62,…P+ 拡散層、62xmN+拡散層、63m層面組織器。 64…活性別、65…ゲート酸化膜、66…ゲー


ト電艦、67…メタル、68…コンタクト領域、70…活性層、71…メタル部、72…シリコン領域、73…コンタクト領域、81…石英基板、82…P,N放散層、83…層間絶縁級、84…活性層、85…ゲート散化膜、86…ゲート散模、87…メタル、88,…ソース電板、88,…ドレイン電極、89…コンタクト部。

特許出順人 株式会社リコー (ほか1名) 代 風 人 高 野 明 近 (記録)





82 段







特開昭 64-7559 (12)











持開昭 64-7559 (13)






















特開昭64-7559 (14)















特開聯64-7559 (15)












特開昭64-7559 (16)

第 27 均







第 28 四




第 30 図








第 33 国

35 🗷














特開昭64-7559 (18)















特開昭64-7559 (19)







49 図









第1頁の続き

@Int_CI_4

識別記号

庁内整理番号

// H 01 L 27/12 29/78

3 1 1

7514-5F A-7925-5F

受先権主張

❷昭62(1987)2月23日9日本(JP)⑩特願 昭62-39845

②昭62(1987)2月12日3日本(JP)3時期 昭62-30081

❷昭62(1987)2月23日每日本(JP)動特願 昭62-39844

❷昭62(1987)3月11日每日本(JP)動特額 昭62-57619

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: |
|---|
| ☐ BLACK BORDERS |
| ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| ☐ FADED TEXT OR DRAWING |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING |
| ☐ SKEWED/SLANTED IMAGES |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS |
| ☐ GRAY SCALE DOCUMENTS |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| □ other: |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.